通知公告
交大新闻
07 现在的位置：首页 > 期刊导读 > 2018 > 07 >
一种基于可编程逻辑器件的卷积神经网络协处理器设计
【作者】 杨一晨 张国和 梁峰 何平 吴斌 高震霆
【关键词】 深度学习 卷积神经网络 可编程逻辑器件
【摘要】针对大数据时代下深层次大规模深度学习网络模型在预测中对运算资源和访存带宽需求指数的增长,以及业界传统CPU+GPU解决方案难以应用于日益普遍的移动嵌入式应用场景等问题,提出了一个基于可编程逻辑器件(FPGA)的卷积神经网络协处理器异构加速设计方案.该方案采用通用模型设计思想,具有可编程性,并且能够兼容多种网路模型从而实现硬件加速;方案具有可扩展性,可在硬件资源允许的范围内进行多核扩展以获得性能翻倍提升.利用硬件的并行性,数据的复用性设计的卷积运算模块提高了硬件资源利用率及运算效率;合理配置的多级缓存结构降低了协处理器对外部存储器读写频率和带宽的占用率,提升了模块内部的通信效能.在XIL-INXVC707评估板的上板进行实验,结果表明,MNIST-LeNet测试集的准确率高达99％,CIFAR-10可实现80％,浮点运算速度为5.511×1010 s-1,综合性能约两倍于Intel Xeno E5-2640 V4服务器通用处理器,达到同期FPGA解决方案的主流水平.
上一篇： 植入式医疗装置的无线通信和能量收集电路
下一篇： 应力释放扁挤压筒的优化设计
© 2015 《西安交通大学学报》编辑部 地址：西安市咸宁西路28号 邮编：710049
互联网备案号：陕ICP备07500839号